使用 7 系列器件中的不同时钟缓冲器，您可以通过启用或选择设置时钟区域或控制时钟使用情况。本文介绍了面向7 系列器件系列中不同时钟缓冲器的相关文档所处的位置。
以下缓冲器可用于 7 系列 FPGA 设计中的时钟：
BUFIO 和 BUFR
BUFIO 和 BUFR 缓冲器可用于不需要访问器件所有区域的区域时钟。它们通常被用作 IOSERDES 接口设置的时钟。如果您需要了解有关如何使用这两个缓冲器之一的更多详情，则可以在 7 系列 FPGA 时钟资源用户指南 (UG472) 的“区域时钟资源”部分中找到这些信息： http://china.xilinx.com/support/documentation/user_guides/ug472_7Series…
BUFMR
BUFMR 是 7 系列器件的新增缓冲器。7 系列器件中的 BUFR 和 BUFIO 只能在其自己的时钟区域中本地布线。BUFMR 必须用于布线到邻近的时钟区域。BUFMR 只能使用 MRCC（具有多区域时钟功能）引脚进行驱动。如果您需要了解有关如何使用此缓冲器的更多详情，敬请参见 7 系列 FPGA 时钟资源用户指南 (UG472) 的“多区域时钟缓冲器”部分和附录 A： http://china.xilinx.com/support/documentation/user_guides/ug472_7Series…
BUFG、 BUFGCTRL、和 BUFGMUX
BUFG/BUFGCTRL/BUFGMUX 可用于驱动全局时钟，使该时钟可以到达整个器件的逻辑。您只能通过 CCIO（具有时钟功能的 IO）引脚访问 BUFG 缓冲器。如果您需要了解有关如何使用 BUFG 缓冲器的更多详情，敬请参见 7 系列 FPGA 时钟资源用户指南 (UG472) 的“全局时钟资源”部分： http://china.xilinx.com/support/documentation/user_guides/ug472_7Series…
BUFH
水平时钟缓冲器 (BUFH) 可驱动单个区域中的水平全局时钟树干。这些缓冲器包括可用于动态打开或关闭时钟网络的时钟启用功能。这样，您就可以关闭不在使用当中的逻辑区域，以此节约功耗。如欲了解有关如何使用 BUFH 缓冲器的更多详情，敬请参见 7 系列 FPGA 时钟资源用户指南 (UG472) 的“区域时钟资源”部分： http://china.xilinx.com/support/documentation/user_guides/ug472_7Series…
7系列FPGA
Xilinx 7系列FPGA是Xilinx公司推出的一系列基于28纳米制程工艺的可编程逻辑器件。这一系列的FPGA产品于2011年发布，提供了多种不同规模和性能的器件，以满足不同应用需求。
总体而言，Xilinx 7系列FPGA为设计人员提供了强大的工具和资源，以满足不同领域的高性能可编程逻辑需求。