存储器

<font color="#FD8900">将电源管理、非易失性自举存储器、以太网物理层和高速DDR存储器集成在一个小型单面电路板上，让设计更紧凑、更高效</font>

设计用于运行Linux® 操作系统的工业级微处理器（MPU）系统是一件非常困难和复杂的事情。即便是该领域资深的开发人员也要花费大量时间来设计电路板布局以确保DDR存储器和以太网物理层（PHY）高速接口的信号完整性，同时还要满足电磁兼容性（EMC）标准的要求。为了让此类设计变得更加简单，Microchip Technology Inc. （美国微芯科技公司）开发了一种新的基于SAMA5D2 MPU的系统模块（SOM）。 这款ATSAMA5D27-SOM1里面包含了最近发布的ATSAMA5D27C-D1G-CU封装级系统（SiP），通过将电源管理、非易失性自举存储器、以太网物理层和高速DDR2存储器集成在一个小型单面电路板（PCB）上，从而大幅简化了系统的设计。欲了解更多信息，敬请访问 www.microchip.com/SAMA5D2SOM 。

闪存程序存储器（Program Flash Memory，PFM）是可存储可执行代码的非易失性存储器。除指令外，它还可用于数据存储。8位PIC®单片机的PFM大小最高可扩展至128 K字，具体取决于所选器件。

应用程序（如自举程序）需要PFM分区才能在自举程序和应用程序代码之间提供隔离。为了满足此要求，一些PIC MCU提供了具有固定大小和地址范围的专用引导块。但是，固定的引导块大小会浪费未使用的存储器。为了增加引导块大小分配的灵活性，多个PIC MCU提供了存储器访问分区（Memory Access Partition，MAP）。PFM最多可分为三个块，即应用程序块，引导块和存储区闪存（Storage Area Flash，SAF）块。

<font size="3"><strong>前言</strong></font>

STM32 提供了灵活多样的外扩存储器访问实现。本文中，介绍如何利用 QSPI (QuadSPI) 外扩串行
NOR Flash 存储器。首先对 QSPI 接口功能特性进行介绍，然后分别介绍硬件设计和软件开发。并基于 STM32CubeMX，提供访问 MICRON N25Q128A13EF840F 的实现参考。

<font size="3"><strong>一 实现环境</strong></font>

开发板：STM32F469G-DISCO
开发库：STM32CubeF4 v1.16.0
STM32CubeMX: v4.22.0
集成开发环境：IAR v7.70.1.11486

实现过程在 STM32F469I-DISCO 板上展开，利用板上已有的串行 NOR Flash 存储器（MICRON
N25Q128A13EF840F）。呈现整个开发涉及环节。在本文中，首先根据 QSPI 接口，介绍 QSPI 与外扩串行存储器硬件连接。

在面向数据的应用中，无需CPU干预即可在外设或不同存储区之间直接传输数据，从而显著改善延时和吞吐量。

Microchip 8位单片机中的直接存储器 访问（Direct Memory Access，DMA）控制器外设可实现这种改善，允许CPU将时间用于处理其他任务，而不是等待寄存器标志或处理与数据移动相关的中断。本技术简介概述了DMA控制器的功能和特性， 还提供了代码示例，以说明如何使用MPLAB® X和XC8编译器轻松配置控制器。

<span class="download"><a href="http://mcu.eetrend.com/files/2017-10/wen_zhang_/100008270-27549-9000316…;《8位PIC®单片机上的直接存储器访问》

存储器价格持续上涨的问题比许多人想像的更复杂...

根据市场分析师表示，动态随机存取存储器(DRAM)和NAND的价格正居高不下，而且预计还会更进一步攀升。许多人认为目前的存储器市场情况只是暂时的供需不均衡。或者，他们预期当3D NAND快闪存储器(flash)的制造趋于成熟后，就能解决目前的市场情况。然而，以DRAM的市况而言，没人能知道DRAM供应何时会改善。

从需求面来观察，虽然一些细分市场正在成长，但并未出现杀手级的应用或是特别繁荣的细分市场。因此，问题应该就出在供应面。

据美光(Micron)表示，2017年DRAM供给位元预计成长15-20%，可说是近20年来最低的位元成长率(bit growth)。较低的位元成长率，主要源于DRAM微缩限制。市场上有好一段时间都没有任何有关DRAM微缩的消息了。当供给位元成长低于45%时，这就是一个卖方的市场了。因此，DRAM的寡头垄断、低位元成长率，以及制造扩张迟缓，导致长期的供应吃紧。最终，可能只是DRAM的价格持续增加，而供应面却不会有任何改善。

据Semi Engineering网站报导，GlobalFoundries、三星(Samsung)、台积电(TSMC)和联电(UMC)计划在2017年稍晚开始提供ST-MRAM或STT-MRAM，取代NOR Flash，此举代表市场的巨大转变，因为到目前为止，只有Everspin已经为各种应用提供MRAM，例如电池供电的SRAM替代品、读写缓存(Write Cache)等。

STT-MRAM的下一个大好机会就是嵌入式存储器IP市场，NOR Flash是传统嵌入式存储器，随着制程从40nm进展到28nm，NOR Flash已经出现各种各样的问题，因此，这些代工厂的支持可以将STT-MRAM转变为先进节点的替代技术。

GlobalFoundries嵌入式存储器副总裁Dave Eggleston表示，嵌入式快闪存储器将继续作为资料保存技术主流，特别是汽车和安全应用领域，嵌入式快闪存储器将会有很长的使用寿命，但没有扩展空间，当达到28nm制程以上时，嵌入式快闪存储器实际上会成为昂贵的选择。

因此，业界需要一个新的解决方案，STT-MRAM恰好为2xnm及以上的嵌入式存储器应用做好准备。先作为补充技术，进一步替代嵌入式DRAM和SRAM，也是MRAM的巨大机会，将为处理器添加持久性功能。

<strong>一、存储器格式（字对齐）： </strong>
Arm体系结构将存储器看做是从零地址开始的字节的线性组合。从零字节到三字节放置第一个存储的字（32位）数据，从第四个字节到第七个字节放置第二个存储的字数据，一次排列。作为32位的微处理器，arm体系结构所支持的最大寻址空间为4GB。

存储器格式

1、大端格式：高字节在低地址，低字节在高地址；

2、小端格式：高字节在高地址，低字节在低地址；

指令长度：

Arm微处理器的指令长度是32位的，也可以为16位（thumb状态下）。Arm微处理器中支持字节（8位），半字（16位），字（32位）三种数据类型，其中，字需要4字节对齐，半字需要2字节对齐。
注：所谓的指令长度是一条完整的指令的长度，而不是单纯的mov这3个字母长度

<strong>二、ARM体系的CPU有两种工作状态</strong>

1、ARM状态：处理器执行32位的字对齐的ARM指令；

2、Thumb状态：处理器执行16位的、半字对齐的Thumb指令；

本文介绍了一种共享高速存储器模块的设计。该高速存储器能够实现多核处理器间的数据交换，同时占用较小的电路面积。相比传统的多核处理器数据交换方式，本设计可以更好地提升系统性能。是一种有市场竞争力的电路设计结构;

<strong>1. 共享缓存结构设计</strong>

1.1 总体考虑

在多核 CPU中共享高速缓存主要负责缓存多个处理器核的数据，处理访问这些数据的缺失请求并向 DRAM 控制器发送请求以获得 DRAM 返回的数据。共享高速缓存通过交叉开关总线与各个处理器核互连，通过交叉开关总线转发通信数据包进行数据通信。共享高速缓存分为四个缓存组，每个缓存组采用组相联地址映射。每个处理核心都可以发送数据包到任意一个缓存组，同数据包也可以反方向发送从任意一个缓存组到任意一个处理核心。

共享缓存采用四路组相联映射，将缓存分1024 组。缓存块的物理地址分为3部分，包括标签块、索引块以及块内偏移。索引部分用于确定缓存块所在的组。通过比较物理地址的标签块和所选中组内的四路标签，可以确定访问的命中或者缺失。在命中时，比较的结果作为路选择向量发往数据阵列。缓存通过路选择向量和组选择向量确定

1.2 缓存一致性

在本视频中，我们将介绍如何向您的器件进行边写边读操作。并简要说明各种闪存的优势。
对非边写边读闪存部分执行写入或擦除操作时，器件将处于繁忙状态...

ATmega324PB示例应用： https://microchip.box.com/v/avr-read-while-write