您有没有检查过网络上有多少条关于“ADC缓冲器设计”的内容？答案是超过400万条，在如此多的参考文献中很难找到我们需要的内容。对于大多数模拟和混合信号数据采集系统设计工程师来说，这可能不是很意外，因为设计无缓冲模数转换器(ADC)的外部前端需要有耐心和大量建议。它常常被视为一种艺术形式，是经过多年摸索掌握其窍门的古怪大师的保留地。对于没有经验的人来说，这是一个令人沮丧的反复尝试过程。大多数时候，由于相互关联的规格要求很多，迫使设计人员不得不进行很多权衡（和评估）才能达到最佳效果。

<strong>1、挑战</strong>

放大器级的设计由两个彼此相关的不同级组成，因此问题变得难以在数学上建模，特别是因为有非线性因素与这两级相关。第一步是选择用来缓冲传感器输出并驱动ADC输入的放大器。第二步是设计一个低通滤波器以降低输入带宽，从而最大限度地减少带外噪声。

理想的放大器是提供刚刚好的带宽以正确缓冲传感器或变送器产生的信号，而不会增加额外噪声，并且功耗为零，但实际放大器与此相距甚远。在大多数情况下，放大器规格将决定整体系统性能，尤其是在噪声、失真和功耗方面。为了更好地弄清楚问题，第一步是了解离散时间ADC的工作原理。

本应用笔记将说明如何以及何时使用 Microchip tinyAVR® 0 和 1 系列以及 megaAVR® 0 系列 ADC 上提供的强大噪声抑制功能。

虽然很多转换器具有三态输出/输入，但这些寄存器仍然在芯片上。它们使数据引脚信号能够耦合到敏感区域，因而隔离缓冲区依然是一种良好的设计方式。某些情况下，甚至需要在模拟接地层上紧靠转换器输出提供额外的数据缓冲器，以提供更好的隔离。

将数据缓冲器放置在转换器旁不失为好办法，可将数字输出与数据总线噪声隔离开（如图1所示）。数据缓冲器也有助于将转换器数字输出上的负载降至最低，同时提供数字输出与数据总线间的法拉第屏蔽（如图2所示）。

<strong>ADC转换器的分类</strong>

下面简要介绍常用的几种基本原理及特点：积分型、逐次逼近型、并行比较型/串并行型、Σ-Δ调制型、电容阵列逐次比较型及压频变换型。

<strong>（1）积分型</strong>

积分型AD工作原理是将输入电压转换成时间（脉冲宽度信号）或频率（脉冲频率），然后由定时器/计数器获得数字值。其优点是用简单电路就能获得高分辨率，抗干扰能力强（为何抗干扰能力强，因为对于零点正负的白噪声，可以通过积分将其滤掉。），但缺点是由于转换精度依赖于积分时间，因此转换速率极低。初期的单片AD转换器大多采用积分型，现在逐次比较型已逐步成为主流。

<strong>（2）逐次比较型SAR</strong>

逐次比较型AD由一个比较器和DA转换器通过逐次比较逻辑构成。从MSB开始，按顺序对每一位将输入电压与内置DA转换器输出进行比较，经n次比较而输出数字值。其电路规模属于中等，其优点是速度较高、功耗低，在低分辩率（<12位）时价格便宜，但高精度（>12位）时价格很高。

<strong>（3）并行比较型/串并行比较型</strong>

数据转换器充当现实模拟世界与数字世界之间的桥梁已有数十年的历史。从占用多个机架空间并消耗大量电能（例如DATRAC 11位50kSPS真空管ADC的功耗为500W）的分立元件起步，数据转换器现已蜕变为高度集成的单芯片IC。从第一款商用数据转换器诞生以来，对更快数据速率的无止境需求驱动着数据转换器不断向前发展。ADC的最新化身是采样速率达到GHz的RF采样ADC。

早先的ADC设计使用的数字电路非常少，主要用于纠错和数字驱动器。新一代GSPS（每秒千兆样本）转换器（也称为RF采样ADC）利用尖端65nm CMOS技术实现，可以集成许多数字处理功能来增强ADC的性能。这样，数据转换器便从20世纪90年代中期和21世纪早期的大A （模拟）小D（数字）式ADC变身为现在的小A大D式ADC。

这并不意味着模拟电路及其性能已衰退，而是说数字电路的数量已大幅增加，与模拟性能互为补充。这些增加的特性使得ADC能够在ADC芯片中快速执行大量数字处理，分担FPGA的一些数字处理负荷。这就为系统设计人员开启了许多其它可能性。现在，采用这些先进的新型GSPS ADC，系统设计人员针对各种各样的平台只需设计一种硬件，然后高效率地利用软件重新配置该硬件，便可适应新的应用。

<strong>增强的高速数字处理</strong>

单片机的模数转换接口（ADC - Analog-to-Digital Converter）将外部的模拟量信号转化为数字信号，因单片机属于数字器件，需将模拟信号转化为数字信号才能够进行处理。目前市场上的很多单片机都自带ADC转换接口，若无ADC转换接口，可以使用ADC模数转换芯片外扩。

ADC模块是将模拟信号转化位数字信号，为用0和1表示的数字信号。对于一个12位ADC（ADC的位数表示将模拟量转换成数字量后所用的二进制位数），可储存数字量范围为：（二进制）000000000000~111111111111，转换为十进制数字范围为0~2^12即0~4095。假设它的参考电压是5V，也就是说把参考电压分为2^12份即4096份，最小分辨率为VREF/4096。也就是说二进制的000000000000代表输入模拟量0V，而111111111111代表最大值VREF。

现代SAR和∑-Δ型模数转换器（ADC）的主要优势之一是在设计中考虑了易用性。不仅简化了系统设计人员的工作，而且可以复用参考设计。在很多情况下，您可以构建一个参考设计长时间用于不同场合的应用。精密测量系统的硬件保持不变，而软件实现可适应不同系统的需要。

这就是可重用的美妙之处，但实际生活中没有那么完美。多个应用采用单一设计的主要缺点是，您放弃了实现dc、地震、音频和更高带宽应用的绝对最高可能性能所需的自定义和优化。在急于重用和完成设计的过程中，往往会牺牲精确性能。容易忽略的一个主要方面是时钟。在本文中，我们将讨论时钟的重要性，并为正确设计高性能转换器提供指导。

<strong>ADC基础知识</strong>

<strong>抖动和信噪比之间的关系</strong>

在查阅现有文献时，我们看到了有关ADC性能依赖于抖动参数的大量描述，并且通常此类标题会包含“高速”一词，这不无道理。为了监察抖动和信噪比（SNR）之间的关系，首先来看SNR数值和rms（均方根）抖动之间的关系。

如果抖动是系统中的主要噪声源，则此关系简化为：