PCB

独一无二的浮动设计支持插针与插座间的无损伤接插

Molex提供创新的<a href="https://www.chinese.molex.com/molex/products/family?key=coeur_cst_highc… CST高电流互连系统</a>，具有独特的新浮子设计，可调整不对齐的插针与插座之间的距离，方便PCB与PCB、PCB与母线棒，或母线棒与母线棒之间的接插，而在此过程中并无过度应力对插座造成损害。

在PCB电路设计中会遇到需要代换IC的时候，下面就来分享一下在代换IC时的技巧，帮助设计师在PCB电路设计时能更完美。

一、直接代换

直接代换是指用其他IC不经任何改动而直接取代原来的IC，代换后不影响机器的主要性能与指标。

其代换原则是：代换IC的功能、性能指标、封装形式、引脚用途、引脚序号和间隔等几方面均相同。其中IC的功能相同不仅指功能相同，还应注意逻辑极性相同，即输出输入电平极性、电压、电流幅度必须相同。性能指标是指IC的主要电参数(或主要特性曲线)、最大耗散功率、最高工作电压、频率范围及各信号输入、输出阻抗等参数要与原IC相近。功率小的代用件要加大散热片。

1、同一型号IC的代换

PCB在实际可靠性问题失效分析中，同一种失效模式，其失效机理可能是复杂多样的，因此就如同查案一样，需要正确的分析思路、缜密的逻辑思维和多样化的分析手段，方能找到真正的失效原因。在此过程中，任何一个环节稍有疏忽，都有可能造成“冤假错案”。

可靠性问题的一般分析思路

背景信息收集

背景信息是可靠性问题失效分析的基础，直接影响后续所有失效分析的走向，并对最终的机理判定产生决定性影响。因此，失效分析之前，应尽可能地收集到失效背后的信息，通常包括但不仅限于：

（1）失效范围：失效批次信息和对应的失效率
①若是大批量生产中的单批次出问题，或者失效率较低时，那么工艺控制异常的可能性更大；
②若是首批/多批次均有问题，或者失效率较高时，则不可排除材料和设计因素的影响；

本文介绍了电子设计工程师在使用设计软件进行PCB布局设计及商业制造时应牢记并践行最有效的可靠性设计法则。

重温电源PCB结构

在聊PCB演化历程之前，首先我们来温习一下电源的PCB结构。

▍ EMI滤波

EMI滤波系统在电源中的作用是过滤掉市电中的杂质，使输入电流更加纯净不会干扰硬件工作。一般来说，一个价格正常的电源都会有一、二级EMI滤波。有些电源会把一级EMI滤波做在输入电源线脚上，而上图的电源则将其做在PCB板上。

▍ 整流桥

电流经过滤波后进入PFC，首先通过整流桥，整流桥将交流电转换成直流电。一般来说，整流桥在工作时都会有不少发热量，设计优秀的电源会将整流桥锁在散热片上，像爱国者电竞500把两块整流桥直接设计在PCB板上是不合理的。

▍ PFC

从整流桥出来的电流进入PFC，PFC是Power Factor Correction的简称，翻译过来就是功率因素校正。交流电成波浪状，采用PFC的电源可利用不仅是波峰和谷峰附近的电能，提高利用率。

▍ 主电容

主电容(PFC电容)在电源中的作用：一是滤波，二是贮存电量保证突然断电时有一定的电量支持电脑硬件作出反应。

▍ 变压系统

布线（Layout）是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过 Layout 得以实现并验证，由此可见，布线在高速 PCB 设计中是至关重要的。下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。

主要从直角走线，差分走线，蛇形线等三个方面来阐述。

1．直角走线

直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。

直角走线的对信号的影响就是主要体现在三个方面：

一是拐角可以等效为传输线上的容性负载，减缓上升时间；
二是阻抗不连续会造成信号的反射；
三是直角尖端产生的EMI。

信号完整性是指信号在传输路径上的质量，即信号在电路中能以正确的时序和电压电平作出响应的能力。如果电路设计能够达到把信号以规定的时序、持续时间和电压幅值在互连系统中传输，就表明该电路具有良好的信号完整性。

信号完整性问题体现在很多方面，当信号上升时间减小到一定的程度，电路板上的寄生电容和寄生电感开始导致一些可能影响电路性能的噪声信号和瞬态信号时，就需要考虑信号的完整性问题，它可能会造成以下问题的发生。

1、延迟：延迟是指信号在PCB板的传输线上以有限的速度传输，信号从发送端发出到达接收端，其间存在一个传输延迟。信号延迟会对系统的时序产生影响;传输延迟主要取决于导线的长度和导线周围介质的介电常数。在高速数字系统中，信号传输线长度是影响时钟脉冲相位差的最直接因素，时钟脉冲相位差是指同时产生的两个时钟信号到达接收端的时间不同步。时钟脉冲相位差降低了信号沿到达的可预测性，如果时钟脉冲相位差太大，会在接收端产生错误的信号。