易灵思

Primus 生成的波形 vcd 文件，需要进行怎样的预处理和格式转化，才能允许 MATLAB 直接导入呢？本文将给大家分享这个过程的实现步骤，技巧和经验。

易灵思提供了基于eMMC的Linux系统加载方案，完善了易灵思RISC-V生态系统，更加便于用户在RISC-V上使用Linux系统。

本文将重点解析易灵思 FPGA 中的 DSP 原语结构、功能特性及其在实际设计中的使用方法，帮助读者理解如何借助这些硬件资源构建高效的信号处理系统。

在数字经济飞速发展的今天，数据传输速率已成为硬件性能突破的核心瓶颈。作为国内首款适配中端FPGA的PCIe Gen4高速接口方案，钛金高速接口的闪亮登场

本次讲给大家介绍易灵思RISCV的自定义指令：在Sapphire RISC-V SoC中，支持用户定义的自定义指令，这使得开发者能够加速特定的计算任务。

本篇文章旨在描述易灵思 Sapphire Soc（软核）、Sapphire HP Soc（硬核）按照 RISC-V 标准规范中的 mcause 、mstatus 寄存器的工作逻辑

本文深入探讨 Sapphire SoC 中 RISC - V 平台级中断控制器（PLIC），解析其架构与操作机制，助力你深入了解与应用。

作为国产FPGA领域的核心企业，易灵思深度参与本次培训，从技术理论到实战操作全程赋能，与学员们共同探索FPGA的创新应用与未来潜力。

本次课程为期5天，面向大三本科生，旨在通过理论与实践结合的方式，帮助学生掌握FPGA硬件加速与TinyML的前沿技术，培养集成电路与人工智能交叉领域的创新人才。

随着AI算力持续下沉，边缘侧智能设备迎来爆发式增长，从工业检测、AR眼镜到便携式医疗设备，越来越多的应用场景对实时性、低功耗、小尺寸的AI推理能力提出迫切需求