PCB设计

覆铜作为PCB设计的一个重要环节，不管是国产的PCB设计软件，还是国外的一些Protel，PowerPCB都提供了智能覆铜功能，那么怎样才能敷好铜？

所谓覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。覆铜的意义在于，减小地线阻抗，提高抗干扰能力；降低压降，提高电源效率；与地线相连，还可以减小环路面积。

为了让PCB焊接时尽可能不变形，大部分PCB生产厂家也会要求PCB设计者在PCB的空旷区域填充铜皮或者网格状的地线。覆铜如果处理的不当，那将得不偿失，究竟覆铜是“利大于弊”还是“弊大于利”？

大家都知道在高频情况下，印刷电路板上布线的分布电容会起作用。当长度大于噪声频率相应波长的1/20时，就会产生天线效应，噪声就会通过布线向外发射。如果在PCB中存在不良接地的覆铜，覆铜就成了传播噪音的工具。因此，在高频电路中，千万不要认为把地线的某个地方接了地，这就是“地线”，一定要以小于λ/20的间距。在布线上打过孔，与多层板的地平面“良好接地”。如果把覆铜处理恰当了，覆铜不仅具有加大电流，还有屏蔽干扰的双重作用。

在高速PCB设计的学习中，有很多的知识点需要大家去了解和掌握，比如常见的信号完整性、反射、串扰、电源噪声、滤波等。本文就和大家分享10个和高速PCB设计相关的重要知识，希望对大家的学习有所帮助。

<strong>01、信号完整性</strong>

信号完整性（英语：Signal integrity，SI）是指信号在传输路径上的质量，传输路径可以是普通的金属线，可以是光学器件，也可以是其他媒质。

在短距离、低比特率的情况里，一个简单的导体可以忠实地传输信号。

而长距离、高比特率的信号如果通过几种不同的导体，多种效应可以降低信号的可信度，这样系统或设备不能正常工作。

随着集成电路输出开关速度提高以及PCB板密度增加，信号完整性已经成为高速数字PCB设计必须关心的问题之一。

元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等因素，都会引起信号完整性问题，导致系统工作不稳定，甚至完全不工作。

信号完整性需要考虑的问题主要有振铃（ringing）、串扰（crosstalk）、接地反弹、扭曲(skew)、信号损失和电源供应中的噪音。

在开始新设计时，因为将大部分时间都花在了电路设计和元件的选择上，在PCB布局布线阶段往往会因为经验不足，考虑不够周全。如果没有为PCB布局布线阶段的设计提供充足的时间和精力，可能会导致设计从数字领域转化为物理现实的时候，在制造阶段出现问题，或者在功能方面产生缺陷。那么设计一个在纸上和物理形式上都真实可靠的电路板的关键是什么？让我们探讨设计一个可制造，功能可靠的PCB时需要了解的前5个PCB设计指南。

<strong>01、微调您的元件布置</strong>

PCB布局过程的元件放置阶段既是科学又是艺术，需要对电路板上可用的主要元器件进行战略性考虑。虽然这个过程可能具有挑战性，但您放置电子元件的方式将决定您的电路板的制造难易程度，以及它如何满足您的原始设计要求。

虽然存在元件放置的常规通用顺序，如按顺序依次放置连接器，印刷电路板的安装器件，电源电路，精密电路，关键电路等，但也有一些具体的指导方针需要牢记，包括：

<strong>差模电流和共模电流</strong>

辐射产生：电流导致辐射，而非电压，静态电荷产生静电场，恒定电流产生磁场，时变电流既产生电场又产生磁场。任何电路中存在共模电流和差模电流，差模信号携带数据或有用信号，共模信号是差模模式的负面效果。

差模电流：大小相等，方向（相位）相反。由于走线的分布电容、电感、信号走线阻抗不连续，以及信号回流路径流过了意料之外的通路等，差模电流会转换成共模电流共模电流：大小不一定相等，方向（相位）相同。

设备对外的干扰多以共模为主，差模干扰也存在，但共模干扰强度常常比差模强度大几个数量级。外来的干扰也多以共模干扰为主，共模干扰本身一般不会对设备产生危害，但如果共模干扰转变为差模干扰，就严重了，因为有用信号都是差模信号。

差模电流的磁场主要集中在差模电流构成的回路面积内，而回路面积之外，磁力线会相互抵消；共模电流的磁场在回路面积之外，共模电流产生的磁场方向相同。

PCB的很多EMC设计都遵循以上理论。

<strong>在 PCB 板上抑制干扰的途径有：</strong>

● 减小差模信号回路面积。

● 减小高频噪声回流（滤波、隔离及匹配）。

先来澄清几个概念，我们经常会看到阻抗、特性阻抗、瞬时阻抗。严格来讲，他们是有区别的，但是万变不离其宗，它们仍然是阻抗的基本定义：

a）将传输线始端的输入阻抗简称为阻抗；

b）将信号随时遇到的及时阻抗称为瞬时阻抗；

c）如果传输线具有恒定不变的瞬时阻抗，就称之为传输线的特性阻抗。

特性阻抗描述了信号沿传输线传播时所受到的瞬态阻抗，这是影响传输线电路中信号完整性的一个主要因素。

如果没有特殊说明，一般用特性阻抗来统称传输线阻抗。影响特性阻抗的因素有：介电常数、介质厚度、线宽、铜箔厚度。

<center><img src="http://mouser.eetrend.com/files/2020-10/wen_zhang_/100055177-108867-1.j…; alt=“”></center>

<strong>什么是阻抗连续</strong>

阻抗连续类似：

在印刷电路板设计中，设置电路板轮廓后，将零件（占地面积）调用到工作区。然后将零件重新放置到正确的位置，并在完成后进行接线。

组件放置是这项工作的第一步，对于之后的平滑布线工作是非常重要的工作。如果在接线工作期间模块不足，则必须移动零件，并且必须剥落完成的接线图并重新开始。

除了在零件放置期间必须放置许多零件外，还要求高度的完美性。因此，这一次，我们将介绍有效地执行此麻烦的组件放置方法和有用的功能。

<strong>1、优化的原理图布局（原理图中的反射板组件放置）</strong>

在底板上布置零件的时候，要依靠拉网器来寻找布线最短的位置，但是电源、总线等长网线的零件不能单靠拉网器来判断，必须参照电路图。

因此，在绘制电路图的时候，在电路板上想要彼此靠近的部件在电路图上也要靠近。旁路电容器集中在一起画的话，电路图会很流畅，但是对于有问题的地方，要画在作为对象的电源引脚附近。

对于必须注意信号衰减和噪声的RF等模拟电路，请阅读原理图的布局要求。在这种情况下，创建具有与引脚相同的引出线的原理图符号将使其更相关且更易于理解。

这类似于在模拟峰值期间经常使用的物理接线图的想法。

<p><strong>1、元器件布局</strong><br />
</p>
<p>在元器件的布局方面，应该把相互有关的元件尽量放得靠近一些，例如，时钟发生器、晶振、CPU的时钟输入端都易产生噪声，在放置的时候应把它们靠近些。<br />
</p>
<p>对于那些易产生噪声的器件、小电流电路、大电流电路开关电路等，应尽量使其远离单片机的逻辑控制电路和存储电路(ROM、RAM)，如果可能的话，可以将这些电路另外制成电路板，这样有利于抗干扰，提高电路工作的可靠性。</p>
<p><strong>2、去耦电容</strong><br />
</p>

<strong>线路</strong>

对于设计师来说，我们在设计的过程中不能只考虑设计出来的精度以及完美要求，还有很大一个制约条件就是生产工艺的问题。板厂不可能为了一个优秀产品的诞生，重新打造一条生产线。

所以我们要学习苏联式的设计经验——在现有生产条件下堆出最优良的产品，包括电路板层数、厚度、孔径、最小线宽线距、铜厚等基本参数要求；也包括板材类型、表面处理、特殊加工等特别要求。一般在PCB加工的时候，分测试用的打样加工，以及最终成型的批量产品加工。对于设计师来说，有实际意义并需要严格遵守的是批量产品加工的工艺要求。

<strong>1、阻抗匹配</strong>

阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。根据接入方式阻抗匹配有串行和并行两种方式；根据信号源频率阻抗匹配可分为低频和高频两种。

<strong><font color="#004a85">高频信号一般使用串行阻抗匹配</font> </strong>

串行电阻的阻值为20~75Ω，阻值大小与信号频率成正比，与PCB走线宽度成反比。在嵌入式系统中，一般频率大于20M的信号且PCB走线长度大于5cm时都要加串行匹配电阻，例如系统中的时钟信号、数据和地址总线信号等。串行匹配电阻的作用有两个：

● 减少高频噪声以及边沿过冲。如果一个信号的边沿非常陡峭，则含有大量的高频成分，将会辐射干扰，另外，也容易产生过冲。串联电阻与信号线的分布电容以及负载输入电容等形成一个RC电路，这样就会降低信号边沿的陡峭程度。

本文档提供了5个适用于8位PIC MCU 器件和MPLAB XC8 C编译器的代码示例，这些代码示例使用通用C接口（Common C Interface，CCI）。